

PATENT ASSTRACTS OF JAPAN

(11) Publication number: 06302403 A

(43) Date of publication of application: 28,10,94

(61) Int. CI H01C 7/02

(21) Application number: 65089746 (71) Applicant MURATA MFG CO LTD
(22) Date of filing: 16.04.83 (72) Invertor: MIHARA KENJIROU AIMM HIDEAN KIKKO TOSHIHKO

(54) LAMINATION TYPE SEMICONDUCTOR CERAMIC ELEMENT

(57) Abstract:

PURPOSE: To acquire a lamination type semiconductor ceramic element which can reduce a resistance value at a room temperature without plansiging ohmic characteristic and can increase a resistance variation ratio.

CONSTITUTION: A semiconskador perenne layer 2 and an electrode 3 are laminated elemented and a lamination 4 (sinitared body) is formed. When a lamination type semiconductor caramic element 1 is thereby constituted, porosity of the ceramic element 1 is made 3 to 15vol %.

COPYRIGHT: (C)1994,JPO

5 3 5 3 3 3

(19) 8 * (18) (12) (12) 公開特許公報(A)

(11)特許出級公開番号 特開平6-302403

(43)公開日 平成6年(1994)10月28日

(51))nt.Cl.⁸ H01C 7/02 維利紀号 庁内整理署号 技术表示锁所

物食請求 未請求 請求項の数2 OL (全 5 頁)


(21)出籍將号	特羅罕5-83746	(71)出版人 000006231	
(22) H&B E	平成5年(1993)4月16日	株式会社村田製作所 京都府長岡東市天神二丁目26番10時	
		(72)預明者 三原 賢二良 京縣府長岡京布天神2丁目26番10号	株式
		会社村田製作所内 (72)発明者 新見 秀明	
		京都府長興京市天神2丁目20番10号 全社村田製作所内	株式
		(72) 発明者 穩高 敏寒 京都府長國京市天神2丁目26番10号	株式
		会社村出製作所内 (74)代理人 弁理士 下市 努	

(54) 【発明の名称】 積層樹半導体セラミック案子

(57) 【整約]

[目的] オーミック性を損なうことなく窒息での抵抗 彼を低くできるとともに、抵抗変化率を大きくできる強 羅素学導体セラミック素子を提供する。

【據成】 半導体セラミック幾2と環極3とを交互に積 層して機器体4 (機能体) を形成し、これにより積層型 半導体セツミック素子1を構成する場合に、鉄セラミッ ク参子1の空襲率を3~15体積等とする。



[特許請求の範囲]

【請求項 1 】 半導体セラミック粉と雑極とを交互に積 避してなる圧の抵抗温度特性を有する領層型半導体セラ ミック素子において、該半導体セラミック素子の空間率 か3~15休確実としたことを特徴とする種層類単導体 セラミック素子。

(絡求項2) 請求項1において、上記電源がNi, C u, Fe, Co. W. Ta, Tl, Moのうち少なくと も「種類以上の光素を含んでいることを特徴とする確縁 型学導体セラミック素子。

[発明の詳細な説明]

[0001]

[産業上の利用分野] 本発明は、電気抵抗値が温度によ って変化する圧の抵抗温度特性を有する精膜樹半導体セ ラミック素子に関し、詳細には電極のオーミック性を損 なうことなく抵抗値を低くできるとともに、抵抗変化率 を大きくできるようにした構造に関する。

[0002]

【従来の技術】正の抵抗温度特性を有するテタン酸パリ ウム系半導体素子は、キュリー点以上で抵抗能が急激に 20 増加する特性を有しており、例えば電気開路の過電旋保 護金子、あるいはテレビのブラウン資枠の消費楽子など 多くの用途に利用されている。また、近年では表面実装 に対応でき、かつ総温での抵抗値を小さくできる種種類 半導体セラミック素子が提案されている(例えば、特膜 昭55-88304号公報,特謝昭57-60802号 公報参閱)。この機解型半導体素子は、BaTiOs を 主成分とする半導体セラミック層とPt-Pd合金から なる内部電響とを交互に精弾して一体焼結したものであ

[00003]

[発明が解決しようとする課題] しかしながら上記従来 の積層型半導体案子では、内部電極にPt、Pd等の金 異を採用すると、該電機とセラミック層との間でショッ トキー障壁が生じることからオーミック接触が得られ難 く、その結果抵抗額の安定性に宏るという問題がある。 [0004] ここで、オーミック接触を得るためには、 内部電極に仕事関数の小さいNI等を採用することが考 えられる。この場合、Niの酸化を回避するために選定 性雰囲気にて高温焼成して一旦焼結した後、散焼結体を め 上記NIが酸化されない程度の温度で再酸化処理を行う ようにしている。ところが、この再酸化処理を行う場合 の条件設定が困難であることから、酸化処理にむらが生 じ思いという問題がある。その結果、酸化が弱いと機能 体の表面部分は酸化されるものの内部まで酸化が進また いことから、得られた焼締体の表面部と内部とでは抵抗 - 核が異なり、その結果抵抗変化率が小さくなるという間 数が生じる。一方、上影験化が強いと放結体内部まで酸 化が遊むことから抵抗変化率は大きくできるものの、内 部業機が軽化されてオーミック性が指なわれるという期 50 れたものである。

脳が生じる。このため現状では窓道抵抗値の低い、かつ 抵抗変化率の大きい業子を得ることが瀏簾となってお り、この点での改善が姿績されている。

[0005] 本発明は上記従来の状況に鑑みてなされた もので、NIを用いて再酸化処理を行う場合の、オーミ ック性を構なうことなく密温での抵抗値を低くできると ともに、抵抗変化率を大きくできる積層型半導体セラミ ック案子を提供することを目的としている。

180001

【鎌頸を解決するための手段】本件発明者らは、電極の 酸化を助止しながら挑結体内部まで酸化できる方法を見 出すべき観査検討したところ、セラミック楽子に空隙部 を形成することによって離化条件を頻響でき、ひいては 繋化むらを防止できることに想到し、本発明を成したも のである.

[8887] そこで本発明は、半導体セラミック層と導 韓層とを交互に稼騰してなる積層限半導体セラミック楽 子において、該半導体セラミック業子の空隙率を3~1 5体積%としたことを特徴としている。

[0008] ここで、上記空業率の範囲を規制したの は、3%以下にすると酸化が進まなくなり、抵抗変化率 の改善効果が得られないからであり、上紀16%を越え ると内部帷幄の機化が生じ易くなり、しかも焼結体の抗 折強度が低下して破損するおそれがあるからである。

[0009]また、上記セラミック会子に空酸部を形成 するには、例えば模成時に携失する樹脂粉末等を添加器 合することにより実現できる。さらに上配内部電機に は、オーミック接触が得られるNi, Cu, Fe, C e、W, Ta, Ti, Moのうち少なくとも1機類以上 30 の元素を含有することが好ましい。

(00101

「作用】 本発明に係る精展型半導体セラミック楽子によ れば、数セラミック案子に空隙部を形成し、該空隙率を 規定したので、再催化器理を行う場合の内部電極への機 化を開催しながら燃料体内部主で輸化を促進でき、かつ 酸化のむらを防止できる。その結果、オーミック接触を 損なうことなく強能での抵抗値を低くできるとともに、 抵抗変化率を大きくでき、上述の要請に応えられる。

footil.

【実施例】以下、本発明の実施例を図について説明す る。図1及び図2は本発明の一実施例による様屋物半導 体セラミック素子を説明するための図である。

[0012] 器において、1は本実施例の積層型半導体 セラミック素子である。このセラミック素子 1 は適方体 状のもので、BaTiO。を主成分とする半導体セラミ ック刷2と、N1からなる内部電極3とを交互に積層 し、この積層体を一体統結してなる統結体4により構成 されている。この焼結体4は、積層体を避元往雰囲気に て高級協成した後、大気中にて再輸化低率を施して得ら

[0013] 上記各内部電機3の一部面3aは無結体4 のだ。右្面4g、4bに交互に裁出されており、独り の各端面はセラミック※2の内側に位置して焼結体4内 に爆磨されている。また上記機能体4のた。右端間4 a. 4 bにはAgからなる外部業権5. 5が形成されて おり、この外部電視5に上記各内部電視3の一端面3 g が推想的に接続されている。

3

[0014] そして、上紀半導体セラミック素子1には 選示しない空襲部が形成されており、これの空襲率は3 ~15体積%となっている。この空隙部はセラミック材 10 して積層体を形成する。 彩に樹樹粉束を混合し、これを焼成する際に酵失させて 形成されたものである。

【0015】次に、本実統例の積層型半導体セラミック 素子1の一製造方法について説明する。まず、原料とし T. Bacos , Srcos , Cacos , Tios , La1O1、SiO1、MnCO: を用いて以下の組成 となるよう融合する。

(BBs. sar Cas to Sro oc Lat. sea) Ti Os +0. 008 Mn+0.015 1 Ga (0.0.1.6) 上紀際科を紹水及びジルコニアボールとと 30 ミック妻子1が影響される。

もにポリエチレン機ポットに入れて5時間粉砕猩合した 後、乾燥させて1100℃で2時間仮绕成する。次いでこの 仮焼成体を粉砕して仮焼成粉を形成する。

【0017】そして、上紀仮焼成粉に、有機パインダ、 溶剤。及び分散剤を混合し、これに平均粒径が10μmの ポリスチレン粒子を繊細して混合する。このポリスチレ ン粒子は上記セラミック材料に対して3~15体積%の 郵餅内となるようにする。これにより得られたスラリー から厚さ50μα のセラミックグリーンシートを成形し、 このグリーンシートを7.5×6.6mm の矩形状にカットし 30 採用したが、本発明はCu、Fe、Co、W、Ta、T で多数の単導体セラミック第2とダミー用セラミック層 6を解放する。

[0 0 1 8] 次に、N 1 からなる導電粉末とワニスとを 混合して機械ペーストを作成し、このペーストを上記各 半導体セラミック層2の上面に印刷して内部電極3を形 成する。この内部食糧3を印刷する場合、これの一端製 3 aのみがセラミック階2の外線まで延び、他の端面は 内側に位置するように形成する。

(0019) そして、図2に示すように、上記半導体セ ラミック屋2と内部領揮3とが交互に業なり、かつ各内 経電板3の一端第3点がセラミック層2のた、右端面に 交互に位置するように重ね、さらにこれの上部、下部に ダミー用セラミック層 6を重ねる。これをプレスで圧着

[0 0 2 0] 次いで、上記機器体を、Ha /Na -3% の還光性雰囲気中で1300℃に加熱して2時間造成し、集 結体4を得る。この後、この無給体4を大気中にて800 ヤア2時間再務化朝理を行う。すると徐銘体4はこれの 空障部に酸素が浸透し、該内部まで酸化されることとな ۵.

[0021] 顕像に、上記練結体4の左、右端面4点。 4 bにAgペーストを独布した後、焼き付けて外部電極 5を形成する。これにより本実施例の検察型半導体セラ

[0022] 本実施例の核陽型半導体セラミック案子1 によれば、辛導体セラミック案子1に空数部を形成し、 かつ空襲率を3~15%としたので、複酸化処理を行う 場合の内部電極3の酸化を防止しながら、焼結体4内部 まで酸化することができる。その結果、上紀内部電機3 のオーミック性を損なうことなく、察園抵抗値の使い、 かつ抵抗療を案の大きい案子を得ることができ、上述の 容勝に応えられる。

【0023】なお、上紀実施例では、内部単模にNiを 1. Moを採用してもよくこの場合も上影楽施例と解様 のオーミック性が得られる効果がある。

[0024]

[表1]

11 II	空脉率 (林镇※)	対対政策 (ロ)の1113	版抗変化率 p 250/p 25	注新装度 (kg/cm²)
* 1	1.6	6.4	1 1	6 8 9
* 2	2. 8	0,8	8 3	8 4 3
3	3, 0	1. 4	1430	632
4	á, 9	2. 4	1820	5 5 8
8	8, 2	3. 5	4870	5 ; 1
8	11. 3	5. 8	F 2 8 6	459
7	17.8	8. 6	6330	4 4 7
8	16.0	S . 8	6820	3 3 8
* 9	1 5. 3	3 6. 2	8170	127
* 3 0	12.4	8 4 8	7290	8 1

(0025) 表1は、本実施例の効果を確認するために 行った特性試験の結果を示す。この試験は、上述のセラ を変化させて半導体セラミック素子1の空隙率を1.6~ 19.4%の範囲で変化させて試料30、1~10を作成し た。そしてこの各試料89、1~10の窓温での抵抗値 (Q)、抵抗変化率、及び抗折強度(Ng/cm2)を翻定し た。なお、表中、*印は本発明の劉翔外を示す。またと 記抵抗変化率は次式により算出した。

抵抗麥化率 ~ (2.303 / T 2 ~ T 1) ×100

T1:抵抗が緊溺抵抗の10倍になる程度 T 2 : 紙箱が収益抵抗の100 倍になる環境 [0026] 表1からも明らかなように、空襲率が3% が ク素子を凝明するための新面談である。 以下の試料No. 1、2の場合は。密點抵抗額は低いもの の、抵抗変化率が11,83 %と小さく、セラミックの酸化 が進んでいない。また空隙率を15%以上とした試料器 o. 9、10の場合は、抵抗変化率は大きい値が得られ るものの、内部電極の酸化により密型抵抗値が36.2,84. 8 Ωと高くなっており、しかも抗折強度は127、81 Xa/cm2 と負徴に低下している。これに対して空襲率を3~15 光の範囲内とした本実施例試料8o. 3~8の場合。何れ

の試料も知温抵抗値は1.4 ~9.8 口と低く、また抵抗変 化率は1430~6820%と大きい値が得られている。さらに ミック材料にポリステレン粒子を緩加し、これの逐矩景 30 杭研物度は632~338kg/cg* と高く、激学できる値が得 られている。

[0027]

【発明の効果】以上のように本発明に係る積層単半導体 セラミック素子によれば、該セラミック素子の空歌率を 3~15%の範囲としたので、オーミック性を損なうこ となく窓機抵抗値の低い、かつ抵抗変化率の大さい素子 を得ることができる効果がある。

【関節の簡単な説明】


【図1】本発明の一実施例による積層型半導体セラミッ

【図2】上紀実施例の半導体セラミック素子の分解料視 感である。


[符号の説明]

- 1 積圏型半導体セラミック素子
- 2 半導体セラミック層 3 内部報報
- 4 雑結体(陰器体)

(M1)



[012]



* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.*** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Industrial Application] This invention relates to the structure which could be made to enlarge resistance rate of change while being able to make resistance low, without an electric resistance value spoiling the ohmic nature of an electrode in a detail about the laminating mold semi-conductor ceramic component which has the forward resistance temperature characteristic which changes with temperature.

[1002]

Description of the Prior Artl The barium titanate system semiconductor device which has a forward resistance temperature characteristic has the property which resistance increases rapidly above the Curie point, for example, is used for many applications, such as an overcurrent-protection component of an electrical circuit, or a demagnetization component of the Brauntube frame of television. Moreover, in recent years, the laminating mold semi-conductor ceramic component which can respond to a surface mount and can make the resistance in a room temperature small is proposed (for example, refer to 5P, 55-88304, A and JP,57-60802, A). This laminating mold semiconductor device is BaTiO3. The laminating of the internal electrode which consists of a semi-conductor ceramic layer used as a principal component and a Pt-Pd alloy is carried out by turns, and it is really sintered.

[0003]

[Froblem(s) to be Solved by the Invention] However, in the above-mentioned conventional laminating mold semiconductor device, when metals, such as Pt and Pd, are adopted as an internal electrode, since the Schottky barrier arises between this electrode and a ceramic layer, ohmic contact is hard to be acquired, and there is a problem that it is inferior to the stability of resistance as a result.

[0004] Here, in order to acquire ohmic contact, it is possible to adopt small nickel of a work function etc. as an internal electrode. In this case, in order to avoid oxidation of nickel, once carrying out elevated-temperature baking in a reducing atmosphere and sintering, it is made to perform reoxidation processing at the temperature which is extent to which Alove

nickel does not oxidize this sintered compact. However, since the conditioning in the case of performing this reoxidation processing is difficult, the problem of being easy to produce unevenness is in exidation treatment. Consequently, if exidation is weak, the surface section and inside a sintered compact, resistance will differ and the problem that resistance rate of change becomes small as a result will produce the surface part of a sintered compact from exidation not going to the interior. although it oxidizes. [which were obtained] If the abovementioned oxidation is strong, since oxidation will go to the interior of a sintered compact, although resistance rate of change is made greatly on the other hand, the problem that an internal electrode oxidizes and ohmic nature is spoiled arises. For this reason, in the present condition, it has become difficult to obtain a component with large resistance rate of change low (room temperature resistance], and the improvement at this point is demanded.

[0005] This invention was made in view of the above-mentioned conventional situation, and it aims at offering the laminating mold semi-conductor ceramic component which can enlarge resistance rate of change while being able to make the resistance in a room temperature low, without spoiling the ohmic nature in the case of performing reoxidation processing using nickel.

[0006]

[Means for Solving the Problem] Preventing oxidation of an electrode, when [which should find out the approach of oxidizing to the interior of a sintered compact] it inquires wholeheartedly, by forming the opening section in a ceramic component, these artificers hit on an idea for oxidation conditions to be controlled, as a result for oxidation unevenness to be prevented, and accomplish this invention. [0007] Then, this invention is characterized by making voldage of this semi-conductor ceramic component into three to 15 volume % in the laminating mold semi-conductor ceramic component which comes to carry out the laminating of a semi-conductor ceramic layer and the conductive layer by turns.

[0008] Regulating the range of the above-mentioned voidage here because oxidation would not progress and the improvement effect of resistance rate of change would not be acquired, if it was made to 3% or less, it is because there is a possibility that it may become easy to produce oxidation of an internal electrode, and the anti-chip box reinforcement of a sintered compact may moreover be fallen and damaged when the 15 above-mentioned% is exceeded.

[0009] Moreover, in order to form the opening section in the above-mentioned ceramic component, it is realizable by carrying out addition mixing of the resin powder burned down at the time of baking. To the above-mentioned internal electrode, it is still more desirable to contain at least one or more kinds of elements among nickel, Cu, Fe, Co, W, Ta, Ti, and Mo from which ohmic contact is acquired.

[0010]

[Function] Since according to the laminating mold semi-conductor ceramic component concerning this invention the opening section was formed in this ceramic component and this voidage was specified, oxidation can be promoted to the interior of a sintered compact, avoiding the oxidation to the internal electrode in the case of performing reoxidation processing, and the unevenness of oxidation can be prevented. Consequently, while being able to make the resistance in a room temperature low, without spoiling ohmic contact, resistance rate of change can be enlarged and it can respond to an above-mentioned request.

[0011]

[Example] Hereafter, the example of this invention is explained about drawing. <u>Drawing 1</u> and <u>drawing 2</u> are drawings for explaining the <u>laminating mold semi-conductor ceramic component property of this invention.</u>

[0012] In drawing, 1 is the laminating mold semi-conductor ceramic component of this example. This ceramic component 1 is a rectangular parallelepiped-like thing, and is BaTiO3. The laminating of the semi-conductor ceramic layer 2 used as a principal component and the internal electrode 3 which consists of nickel is carried out by turns, and it is constituted by the sintered compact 4 which really comes to sinter this layered product. After this sintered compact 4 carries out elevated-temperature baking of the layered product in a reducing atmosphere, in atmospheric air, it performs recoxidation processing and is obtained.

[0013] End side 3a of each above-mentioned internal electrode 3 is the left of a sintered compact 4, It is exposed to the right end sides 4a and 4b by turns, and each remaining end face is located inside the ceramic layer 2, and is laid underground in the sintered compact 4. Moreover, left of the above-mentioned sintered compact 4. The external electrodes 5 and 5 which consist of Ag are formed in the right end sides 4a and 4b, and end side 3a of each above-mentioned internal electrode 3 is electrically connected to this external electrode 5. [0014] And the opening section which is not illustrated is formed in the above-mentioned semi-conductor ceramic component 1, and the voidage of this has become 3 - 15 volume %. This opening section mixes resin powder into a ceramic ingredient, in case it calcinates this, it is made burned down, and it is formed.

[0015] Next, the 1 manufacture approach of the laminating mold semi-conductor ceramic component 1 of this example is explained. First, they are BaCO3, STOO3, CaCO3, TiO2, La 2O3, SiO2, and MnCO3 as a raw material. It prepares so that it may use and may become the following presentations.

(BaG.857 calcium0.10Src.04LaO.003) TiO3+0.008 Mn+0.01SiO2 [6016] After paying the above-mentioned raw material to the pot made from polyethylene with pure water and a zirconia ball and carrying out grinding mixing for 5 hours, it is made to dry and

temporary baking is carried out at 1100 degrees C for 2 hours. Subsequently, this temporary baking object is pulverized and temporary baking powder is formed.

[0017] And an organic binder, a solvent, and a dispersant are mixed into the above-mentioned temporary baking powder, and a mean diameter is 10 micrometers to this. A polystyrene particle is added and it mixes. It is made for this polystyrene particle to become within the limits of 3 - 15 volume % to the abovementioned ceramic ingredient. 50 micrometers in the slurry obtained by this to thickness A ceramic green sheet is fabricated and it is 7.5x6.6mm about this green sheet. It cuts in the shape of a rectangle, and many semi-conductor ceramic layers 2 and the ceramic layer 6 for dummies are formed. [0018] Next, the electric conduction powder and varnish which consist of nickel are mixed, electrode paste is created, this paste is printed on the top face of each above-mentioned semiconductor ceramic layer 2, and an internal electrode 3 is formed. When printing this internal electrode 3, only end side 3a of this is prolonged to the rim of the ceramic layer 2, and other end faces are formed so that it may be located inside. [0019] And as shown in drawing 2 , the above-mentioned semiconductor ceramic layer 2 and an internal electrode 3 lap by turns, and end side 3a of each internal electrode 3 is the left of the ceramic layer 2. It piles up so that it may be located in a right end side by turns, and the ceramic layer 6 for dummies is further put on the upper part of this, and the lower part. This is stuck by pressure with a press and a lavered product is formed.

[0020] Subsequently, the above-mentioned layered product is heated at 1300 degrees C in the reducing atmosphere of H2 / 2 = 3% of N, and is calcinated for 2 hours, and a sintered compact 4 is obtained. Then, reoxidation processing is performed for this sintered compact 4 by 800 ** in atmospheric air for 2 hours. Then, oxygen will permeate the opening section of this and a sintered compact 4 will oxidize to the interior of this. [0021] To the last, it is the left of the above-mentioned sintered compact 4, After applying Ag paste to the right end sides 4a and 4b, it can be burned and the external electrode 5 is formed. Thereby, the laminating mold semi-conductor ceramic component 1 of this example is manufactured. [0022] Tt can oxidize up to the sintered compact 4 interior,

preventing exidation of the internal electrode 3 in the case of performing reexidation processing, since according to the laminating mold semi-conductor ceramic component 1 of this example the opening section was formed in the semi-conductor ceramic component 1 and voidage was made into 3 - 15%. Consequently, without spoiling the obmic nature of the above-mentioned internal electrode 3, low [room temperature resistance], a component with large resistance rate of change can be obtained, and it can respond to an above-mentioned

[0023] In addition, in the above-mentioned example, although

Tickel was adopted as the internal electrode, this

nickel was adopted as the internal electrode, this invention is effective in adopting Cu. Fe, Co, W, Ta, Ti, and Mo, and the same chmic nature as the above-mentioned example being obtained also in this case.
[0024]
[Table 1]

[0025] Table 1 shows the result of the characteristic test which checks the effectiveness of this example and which went to accumulate. This trial adds a polystyrene particle into an above-mentioned ceramic ingredient, changed the addition of this, changed the voidage of the semi-conductor ceramic component 1 in 1.6 - 19.4% of range, and created sample No.1-10. and -- this -- each -- the resistance (omega) in the room temperature of sample No.1-10, and resistance rate of change, And anti-chip box reinforcement (Kg/cm2) It measured. In addition, front Naka and * mark show the outside of the range of this invention. Moreover, the above-mentioned resistance rate of change was computed by the degree type. resistance rate-of-change =(2.303/T2-T1) x100T1: -- temperature T2: from which resistance will be the room temperature resistance [10 times] -- 100 of room temperature resistance of resistance Doubling temperature [0026] When voidage is 3% or

less of sample No.1, and 2 so that clearly also from Table 1, although room temperature resistance is low, resistance rate of change is as small as 11 and 83 %, and oxidation of a ceramic is not progressing, moreover -- although a value with large resistance rate of change is acquired in the case of sample No.9 which made voidage 15% or more, and 10 -- oxidation of an internal electrode -- room temperature resistance -- 36. -- 2 and 84.8 It is high with omega and, moreover, anti-chip box reinforcement is falling rapidly with 127 and 81 kg/cm2. On the other hand, in the case of this example sample No.3-8 which made voidage 3 - 15% of within the limits, for any sample, room temperature resistance is 1.4-9.8. The value with as large resistance rate of change as 1430 - 6820% is low acquired with omega. Purthermore, anti-chip box reinforcement is 632 - 338 kg/cm2. It is high and the satisfying value is acquired. 100271

[REflect of the Invention] According to the laminating mold semiconductor ceramic component which starts this invention as mentioned above, since voidage of this ceramic component was made into 3 - 15% of range, it is effective in the ability to obtain a component with large resistance rate of change low [room temperature resistance], without spoiling ohmic nature.

⁽Translation done.)

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The laminating mold semi-conductor ceramic component characterized by making voidage of this semi-conductor ceramic component into three to 15 volume % in the laminating mold semi-conductor ceramic component which has the forward resistance temperature characteristic which comes to carry out the laminating of a semi-conductor ceramic layer and the electrode by turns.

[Claim 2] The laminating mold semi-conductor ceramic component characterized by the above-mentioned electrode containing at least one or more kinds of elements among nickel, Cu, Pe, Co, W, Ta, Ti, and Mo in claim 1.

[Translation done.]